Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/003482

International filing date: 02 March 2005 (02.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-061595

Filing date: 05 March 2004 (05.03.2004)

Date of receipt at the International Bureau: 24 March 2005 (24.03.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

04.03.2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2004年 3月 5日

出 願 番 号

特願2004-061595

Application Number: [ST. 10/C]:

[JP2004-061595]

出 願 人
Applicant(s):

日本電気株式会社

特別

特許庁長官 Commissioner, Japan Patent Office 2005年 2月24日





【書類名】 特許願 34002361 【整理番号】 平成16年 3月 5日 【提出日】 特許庁長官 殿 【あて先】 G11C 11/00 【国際特許分類】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 崎村 昇 【氏名】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 杉林 直彦 【氏名】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 本田 雄士 【氏名】 【特許出願人】 000004237 【識別番号】 日本電気株式会社 【氏名又は名称】 【代理人】 【識別番号】 100102864 【弁理士】 工藤 実 【氏名又は名称】 【手数料の表示】 053213 【予納台帳番号】 【納付金額】 21,000円 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 【物件名】 図面 1 要約書 1 【物件名】 . 9715177 【包括委任状番号】

【書類名】特許請求の範囲

【請求項1】

第1方向に延伸する複数の第1配線と、

前記第1方向に実質的に垂直な第2方向に延伸する複数の第2配線と、

前記複数の第1配線と前記複数の第2配線とが交差する位置のそれぞれに対応して設けられた複数のメモリセルと、

前記複数のメモリセルのうち、前記複数の第2配線のうちの参照配線に対応して設けられた複数の参照セルからの出力に基づいて、前記参照セルの状態を検出する第2センスアンプと、

前記参照セルと異なる前記メモリセルからの出力と前記参照セルからの出力とに基づいて、当該メモリセルの状態を検出する第1センスアンプと

を具備し、

前記複数のメモリセルの各々は、

記憶されるデータに応じて磁化方向が反転される積層フリー層を有する磁気抵抗素子含み、

前記磁気抵抗素子は、磁化容易軸方向が前記第1及び第2の方向とは異なる 磁気ランダムアクセスメモリ。

【請求項2】

請求項1に記載の磁気ランダムアクセスメモリにおいて、

前記複数の第1配線から選択される選択第1配線と前記複数の第2配線から選択される 選択第2配線とに対応するメモリセルとしての選択セルについて、前記積層フリー層の磁 化を反転させるトグル動作は、

前記選択第1配線に第1書き込み電流を供給し、次に、前記選択第2配線に第2書き込み電流を供給し、その後、前記第1書き込み電流を停止し、次に、前記第2書き込み電流を停止する一連の電流制御により実行される

磁気ランダムアクセスメモリ。

【請求項3】

請求項2に記載の磁気ランダムアクセスメモリにおいて、

前記第1書き込み電流及び前記第2書き込み電流は、前記参照セルに対して前記トグル動作を行う場合の方が、前記参照セルと異なる前記メモリセルに対して前記トグル動作を 行う場合よりも大きい

磁気ランダムアクセスメモリ。

【請求項4】

請求項2に記載の磁気ランダムアクセスメモリにおいて、

前記参照セルの記憶情報の読み出しは、

前記参照セルの最初の状態としての第1状態を検出する第1読み出し動作と、

前記参照セルを前記トグル動作により第2状態にする第1トグル動作と、

前記参照セルの前記第2状態を検出する第2読み出し動作と、

前記参照セルを前記トグル動作により前記第1状態に戻す第2トグル動作とを実行し、

前記第1状態と前記第2状態との比較結果に基づいて、前記参照セルの記憶情報を読み 出す

磁気ランダムアクセスメモリ。

【請求項5】

請求項2に記載の磁気ランダムアクセスメモリにおいて、

前記参照セルの記憶情報の書き込みは、

前記参照セルの最初の状態としての第1状態を検出する第1読み出し動作と、

前記参照セルを前記トグル動作により第2状態にする第1トグル動作と、

前記参照セルの前記第2状態を検出する第2読み出し動作と、

前記第1状態と前記第2状態との比較結果に基づいて、前記第1状態又は前記第2状態

を判定する判定動作と

を実行し、

前記第2状態が前記参照セルに書き込もうとしている記憶情報と同じ場合、前記第2状 態を維持し、異なる場合、前記参照セルを前記トグル動作により前記第1状態に戻すこと で書き込みを行う

磁気ランダムアクセスメモリ。

【請求項6】

請求項4に記載の磁気ランダムアクセスメモリにおいて、

第2センスアンプは、

前記参照セルの前記磁気抵抗素子の抵抗値を検出して出力電圧に変換する抵抗電圧変換 部と、

前記出力電圧を一時的に保持する記憶部と、

前記トグル動作後の前記出力電圧と、前記記憶部に格納されている前記トグル動作前の 前記出力電圧とに基づいて、前記参照セルに格納されていた記憶情報を判定する判定部と を備える

磁気ランダムアクセスメモリ。

【請求項7】

請求項6に記載の磁気ランダムアクセスメモリにおいて、

前記記憶部は、

入力側を前記抵抗電圧変換部の出力側に接続された第1スイッチ部と、

入力側を前記第1スイッチ部の出力側に接続されたキャパシタと

を備え、

前記判定部は、

入力側を前記キャパシタの出力側に接続されたインバータと、

前記インバータの入出力間に並列に接続された第2スイッチ部と

を備える

磁気ランダムアクセスメモリ。

【請求項8】

請求項7に記載の半導体記憶装置において、

前記第1読み出し動作時に前記第1スイッチ部及び前記第2スイッチ部が共にオンの状 態であり、

前記第2読み出し動作開始前に前記第1スィッチ部がオフの状態であり、

前記第2読み出し動作時に前記第2スイッチ部をオフの状態にし、その直後に前記第1 スィッチ部を再びオンの状態にし、

前記第2読み出し動作時における前記インバータの出力が前記参照セルの記憶情報であ る

磁気ランダムアクセスメモリ。

【請求項9】

請求項4に記載の磁気ランダムアクセスメモリにおいて、

前記第2センスアンプは、前記第1トグル動作が行われたか否かを検出し、前記第1ト グル動作が行われなかったと判定さえた場合は、前記第1書き込み電流及び前記第2書き 込み電流を増大させ、再度、第1読み出し動作から実行する

磁気ランダムアクセスメモリ。

【請求項10】

請求項9に記載の磁気ランダムアクセスメモリにおいて、

第2センスアンプは、

前記参照セルの前記磁気抵抗素子の抵抗値を検出して、第1出力電圧とする第1抵抗電 圧変換部と、

前記第1出力電圧を一時的に保持する第1記憶部と、

前記トグル動作後の前記第1出力電圧と、前記第1記憶部に格納されている前記トグル

出証特2005-3014663

動作前の前記第1出力電圧とに基づいて、前記参照セルに格納されていた記憶情報を判定 して、判定結果を示す第1信号とする第1判定部と、

前記参照セルの前記磁気抵抗素子の抵抗値を検出して、第2出力電圧とする第2抵抗電 圧変換部と、

前記第2出力電圧を一時的に保持する第2記憶部と、

前記トグル動作後の前記第2出力電圧と、前記第2記憶部に格納されている前記トグル 動作前の前記第2出力電圧とに基づいて、前記参照セルに格納されていた記憶情報を判定 して、判定結果を示す第2信号とする第2判定部と、

前記第1信号と前記第2信号とに基づいて、前記第1トグル動作が行われたか否かを判 定する判定部と

を備える

磁気ランダムアクセスメモリ。

【請求項11】

請求項10に記載の磁気ランダムアクセスメモリにおいて、

前記第1出力電圧は、前記第1読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換した後、第1オフセット電圧を加算したものであり、前記第2読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換したものであり、

前記第2出力電圧は、前記第1読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換した後、第2オフセット電圧を加算したものであり、前記第2読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換したものであり、

前記第1オフセット電圧の符号と前記第2オフセット電圧の符号とは逆である磁気ランダムアクセスメモリ。

【請求項12】

請求項10に記載の磁気ランダムアクセスメモリにおいて、

前記第1出力電圧は、前記第1読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換した後、第1オフセット電圧を加算したものであり、前記第2読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換したものであり、

前記第2出力電圧は、前記第1読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換したものであり、前記第2読み出し動作時では、前記磁気抵抗素子の抵抗値を検出して電圧に変換した後、第2オフセット電圧を加算したものであり、

前記第1オフセット電圧の符号と前記第2オフセット電圧の符号とは同じである磁気ランダムアクセスメモリ。

【請求項13】

請求項11に記載の磁気ランダムアクセスメモリにおいて、

前記第1記憶部は、

入力側を前記第1抵抗電圧変換部の出力側に接続された第1スィッチ部と、 入力側を前記第1のスィッチの出力側に接続された第1キャパシタと を備え、

前記第1判定部は、

入力側を前記第1キャパシタの出力側に接続された第1インバータと、 前記第1インバータの入出力間に並列に接続された第2スィッチ部と を備え、

前記第2記憶部は、

入力側を前記第1抵抗電圧変換部の出力側に接続された第3スイッチ部と、 入力側を前記第3のスイッチの出力側に接続された第2キャパシタと を備え、

前記第2判定部は、

入力側を前記第2キャパシタの出力側に接続された第2インバータと、 前記第2インバータの入出力間に並列に接続された第4スイッチ部と を備える 磁気ランダムアクセスメモリ。

【請求項14】

請求項13に記載の磁気ランダムアクセスメモリにおいて、

前記第1読み出し動作時に前記第1スイッチ部、前記第2スイッチ部、前記第3スイッチ部及び前記第4スイッチ部が共にオンの状態であり、

前記第2読み出し動作開始前に前記第1スイッチ部及び第3スイッチ部がオフの状態であり、

前記第2読み出し動作時に前記第2スイッチ部及び第4スイッチ部をオフの状態にし、 その直後に前記第1スイッチ部及び第3スイッチ部を再びオンの状態にし、

前記第2読み出し動作時における前記判定部の出力が前記参照セルの記憶情報である 磁気ランダムアクセスメモリ。

【書類名】明細書

【発明の名称】トグル型磁気ランダムアクセスメモリ

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、トグル型磁気ランダムアクセスメモリに関し、特に参照セルの信頼性を向上させるトグル型磁気ランダムアクセスメモリに関する。

【背景技術】

[0002]

記憶素子の磁化の方向を制御することで、データを記憶する磁気ランダムアクセスメモリ(以下、「MRAM」と記す)が知られている。磁化方向の記録方法により、いくつかの種類のMRAMがある。

[0003]

第1の先行文献(米国特許6,545,906号公報)には、トグル型磁気ランダムアクセスメモリ(以下、「トグルMRAM」と記す)の技術が開示されている。このトグルMRAMは、その記憶素子に積層フリー層を用いた磁気抵抗素子(MTJ:Magnetic Tunneling Junction)を用いている。このトグルMRAMは、従来の典型的なMRAMと比べてメモリセルの構造とライト動作原理が異なっており、特に、書き込み動作時におけるメモリセルの選択性が優れているという点に特徴がある。以下詳細に説明する。

[0004]

図15及び図16は、トグルMRAMに用いられる典型的な磁気抵抗素子の構造を示す断面図である。この磁気抵抗素子125は、第1の配線110と第2の配線101との間に設けられている。第1の配線110から順番に反強磁性層109、ピン層108、非磁性金属層107、リファレンス層106、トンネル層105、第100 のフリー層104、非磁性金属103、第200 フリー層102 を具備し、第20 の配線101 へ接続している。

[0005]

この磁気抵抗素子125は、膜厚が等しい第1及び第2のフリー層104,102が非磁性金属層103を介して積層されている点に特徴がある。ピン層108とリファレンス層106も非磁性金属層107を介して積層されている。ピン層108及びリファレンス層106の磁化方向は製造時に強く固定されている。第1のフリー層104が持つ第1フリー層磁化の方向及び第2のフリー層102が持つ第2のフリー層磁化の方向を、第1の配線110及び第2の配線101に流れる書き込み電流が生成する磁場によって変化させることが可能である。ここで、第1及び第2のフリー層磁化の方向は互いに180°反転した反平行状態で安定であり、一方のフリー層磁化の方向が反転した場合、他方のフリー層磁化の方向も反平行状態を保つように反転する。

[0006]

トグルMRAMにおけるセンス動作原理は従来の典型的なMRAMのセンス動作原理と同様である。すなわち、第1のフリー層1104とリファレンス層106とに挟まれたトンネル膜105を貫通するトンネル電流を検出して行う。リファレンス層106が持つリファレンス層磁化の方向に対して第1のフリー層磁化の方向が平行状態である場合は、反平行状態である場合よりも上記トンネル電流が増加、すなわち磁気抵抗(MTJ抵抗)が低下する。この特徴を利用してメモリセルに格納された情報を読み出す。ここで、説明の便宜上、磁気抵抗が高抵抗値Rmax(トンネル電流min.)である場合を「1」(図15)、低抵抗値Rmin(トンネル電流max.)である場合を「0」(図16)と定義する。

[0007]

例えば、第2の先行文献(米国特許 6 , 392 , 923 号公報)に開示されている従来のMRAMでは、予めプログラムされた複数のメモリセルを用いて合成抵抗値RrefがRmin<Rref<Rmaxとなる参照セルを構成する。そして、選択されたメモリセルの抵抗値と参照セルの抵抗値Rrefと比較することで上記メモリセルに格納されてい

た情報を高速にセンスしている。

[0008]

第1の先行文献によると、トグルMRAMにおけるメモリセルの平面レイアウトは、従来の典型的なMRAMのそれとは異なっている。図17は、第1の先行文献におけるメモリセルの平面レイアウトを示す上面図である。トグルMRAMにおいては、磁気抵抗素子の磁化容易軸方向が第1の配線((ライト)ワード線)が延在するX方向でも、第2の配線(ビット線)が延在するY方向でもない方向、つまり、両方向から見ておよそ45°方向になるように配置されることに特徴がある。これは、後述するトグル動作を容易にするための配慮によるものである。

[0009]

次に、従来の典型的なMRAMとは異なるトグルMRAMの書き込み動作の原理について説明する。従来の典型的なMRAMの書き込み動作は、書き込みをしようとする情報に応じてビット線の書き込み電流方向を制御することによフリー層磁化の方向を確定する。これに対し、第1の先行文献に開示されるトグルMRAMの書き込み動作は、予め選択メモリセルの読み出しを実行しておき、その読み出した情報と書き込みをしようとする情報に対して第1及び第2のフリー層磁化の方向を変化させるか否か(トグル動作させるか否か)で行われる。すなわち、読み出した情報(「0」又は「1」)と書き込みをしようとする情報(「0」又は「1」)と書き込みをしようとする情報(「0」又は「1」)と書き込みをしようとする情報とが異なる場合にはトグル動作を行う。

[0010]

図18~図20は、第1の先行文献におけるトグルMRAMにおけるトグル動作原理を示す図である。図18は、トグル動作における書き込み電流 I_{WL} 及び書き込み電流 I_{BL} のタイミングを示すタイミングチャートである。図19 及び図20 は、トグル動作における第1 及び第2 のフリー層磁化の方向の変化を示す図である。細い矢印は第2 のフリー層磁化の方向を示し、太い矢印は第1 のフリー層磁化の方向を示す。図19 は、データ「0」が格納された磁気抵抗素子にデータ「1」を書き込む場合である。図20 は、データ「1」が格納された磁気抵抗素子にデータ「0」を書き込む場合である。

[0011]

図17を参照して、トグル動作は、時刻 t_1 で書き込みワード線に書き込み電流 I_{WL} を供給する。時刻 t_2 でビット線に書き込み電流 I_{BL} を供給する。時刻 t_3 で書き込み電流 I_{WL} を停止させる。そして、時刻 t_4 で書き込み電流 I_{BL} を停止させる。以上の一連の電流制御により、書き込み電流 I_{WL} が供給される選択(書き込み)ワード線と書き込み電流 I_{BL} が供給される選択ビット線の交点には回転磁場が加わり、第1及び第2のフリー層磁化の方向を回転(変更)させ、データを書き込むことができる。

[0012]

図19及び図20を参照して、すなわち、磁気抵抗素子において、時刻 t_1 での第1及び第2のフリー層磁化の方向が回転し始める。時刻 t_2 で第1及び第2のフリー層磁化のうちの一方の方向が磁化困難軸を超える。時刻 t_3 で第1及び第2のフリー層磁化のうちの他方の方向も磁化困難軸を超える。このように、第1及び第2のフリー層磁化の方向は、それぞれスピンフロップした状態で1回転する。すなわち、初期状態が「0」の状態である場合は「1」の状態に、「1」の状態である場合は「0」の状態に書き換えられる(トグルされる)。

[0013]

図21は、書き込み電流 I_{WL} 及び書き込み電流 I_{BL} とトグルされるメモリセル(磁気抵抗素子)との関係を示すグラフである。縦軸は書き込み電流 I_{WL} 、横軸は書き込み電流 I_{WL} 、横軸は書き込み電流 I_{BL} を示す。黒丸印は選択セルに、白丸印は半選択セル(書き込みワード線及びビット線のいずれか一方が選択セルと共通のセル)に、バツ印は非選択セルに対応する。「TOGGLE」と示された領域は、トグル動作が発生する領域を示す。「No Swit ching」と示された領域は、トグル動作が発生しない領域を示す。

[0014]

トグルMRAMでは、選択(書き込み)ワード線上あるいは選択ビット線上に配置され る半選択状態のメモリセル(図中、白丸印)には、一方向の磁場しか加わらないため誤書 き込みする可能性は非常に低い。よって、書き込み電流値の厳密な制御は必要なく、書き 込みマージンは従来の典型的なMRAMと比較して飛躍的に向上する。

[0015]

以上説明したように、典型的なMRAMの書き込み動作は書き込みをしようとする情報 に対応した書き込み電流の方向により磁気抵抗素子のフリー層磁化を制御することで実行 される。一方、トグルMRAMの場合、書き込み動作はフリー層磁化の方向を反転させる (トグルさせる) か否かで実行される。そのため、トグル動作をする前に選択メモリセル の記憶情報をセンスしておく必要がある。ユーザーエリアに配置されている通常セルのセ ンス動作は、選択セルの抵抗値と参照セルの抵抗値とを比較して実行される。従って、通 常セルの書き込み動作は、書き込みをしようとする情報と直前のセンス結果とに基づいて 、トグル動作するか否か決定すれば実行可能である。一方、通常のセルの基準となる参照 セルには既知の参照情報を電源投入時等に予め高い信頼性で書き込み(プログラム)をし ておく必要がある。しかし、参照セルの書き込みに必要な基準情報が無いため、通常セル の場合と同じ方法でセンスすることは不可能である。

[0016]

【特許文献1】米国特許6,545,906号公報

【特許文献2】米国特許6,392,923号公報

【発明の開示】

【発明が解決しようとする課題】

[0017]

従って、本発明の目的は、トグルMRAMにおける参照セルに参照情報を高い信頼性で 書き込む(プログラムする)ことが可能なトグルMRAMを提供することである。

[0018]

また、本発明の他の目的は、トグルMRAMにおける参照セルの参照情報を高い信頼性 で読み出す(センスする)ことが可能なトグルMRAMを提供することである。

【課題を解決するための手段】

[0019]

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解 決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実 施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたもので ある。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範 囲の解釈に用いてはならない。

[0020]

従って、上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、複数の 第1配線(23)と、複数の第2配線(21+21r)と、複数のメモリセル(14+1 4 r) と、第2センスアンプ(3)と、第1センスアンプ(2)とを具備する。第1配線 (23) は、第1方向(X)に延伸する。第2配線(21+21r)は、第1方向(X) に実質的に垂直な第2方向(Y)に延伸する。メモリセル(14+14r)は、複数の第 1配線(23)と複数の第2配線(21+21r)とが交差する位置のそれぞれに対応し て設けられている。第2センスアンプ(3)は、複数のメモリセル(14+14r)のう ち、複数の第2配線(21+21r)のうちの参照配線(21r)に対応して設けられた 複数の参照セル(14 r) からの出力に基づいて、参照セル(14 r) の状態を検出する 。第1センスアンプ(2)は、参照セル(14r)と異なるメモリセル(14)からの出 力と参照セル(14r)からの出力とに基づいて、当該メモリセル(14)の状態を検出 する。複数のメモリセル(14+14r)の各々は、記憶されるデータに応じて磁化方向 が反転される積層フリー層(102+103+104)を有する磁気抵抗素子(125) 含む。磁気抵抗素子(125)は、磁化容易軸方向が第1及び第2の方向(X、Y)とは 異なる。

[0021]

上記の磁気ランダムアクセスメモリにおいて、複数の第1配線(23)から選択される選択第1配線(23s)と複数の第2配線(21+21r)から選択される選択第2配線(21s、21r)とに対応するメモリセル(14+14r)としての選択セル(14s又は14rs)について、積層フリー層(102+103+104)の磁化を反転させるトグル動作は、次の一連の電流制御により実行される。選択第1配線(23s)に第1書き込み電流(I_{WL})を供給し、次に、選択第2配線(21s、21r)に第2書き込み電流(I_{BL})を供給し、その後、第1書き込み電流(I_{WL})を停止し、次に、第2書き込み電流(I_{BL})を停止する。

[0022]

上記の磁気ランダムアクセスメモリにおいて、第1書き込み電流(Iwl)及び第2書き込み電流(IBl)は、参照セル(14r)に対してそのトグル動作を行う場合の方が、参照セル(14r)と異なるメモリセル(14)に対してそのトグル動作を行う場合よりも大きい。

[0023]

上記の磁気ランダムアクセスメモリにおいて、参照セル(14r)の記憶情報の読み出しは、次のように行う。参照セル(14r)の最初の状態としての第1状態を検出する第1読み出し動作と、参照セル(14r)をそのトグル動作により第2状態にする第1トグル動作と、参照セル(14r)のその第2状態を検出する第2読み出し動作と、参照セル(14r)をそのトグル動作によりその第1状態に戻す第2トグル動作とを実行し、その第1状態とその第2状態との比較結果に基づいて、参照セル(14r)の記憶情報を読み出す。

[0024]

上記の磁気ランダムアクセスメモリにおいて、参照セル(14r)の記憶情報の書き込みは、次のように行う。参照セル(14r)の最初の状態としての第1状態を検出する第1読み出し動作と、参照セル(14r)をそのトグル動作により第2状態にする第1トグル動作と、参照セル(14r)のその第2状態を検出する第2読み出し動作と、その第1状態とその第2状態との比較結果に基づいて、その第1状態又はその第2状態を判定する判定動作とを実行し、その第2状態が参照セル(14r)に書き込もうとしている記憶情報と同じ場合、その第2状態を維持し、異なる場合、参照セル(14r)をそのトグル動作によりその第1状態に戻すことで書き込みを行う。

[0025]

上記の磁気ランダムアクセスメモリにおいて、第 2 センスアンプ(3)は、抵抗電圧変換部(3 1)と、記憶部(3 2)と、判定部(3 3)とを備える。抵抗電圧変換部(3 1)は、参照セル(1 4 r)の磁気抵抗素子(2 5 r)の抵抗値を検出して出力電圧に変換する。記憶部(3 2)は、その出力電圧を一時的に保持する。判定部(3 3)は、そのトグル動作後のその出力電圧と、記憶部(3 2)に格納されているそのトグル動作前のその出力電圧とに基づいて、参照セル(1 4 r)に格納されていた記憶情報を判定する。

[0026]

上記の磁気ランダムアクセスメモリにおいて、記憶部(32)は、入力側を抵抗電圧変換部(31)の出力側に接続された第1スィッチ部(43)と、入力側を第1スィッチ(43)の出力側に接続されたキャパシタ(44)とを備える。判定部(33)は、入力側をキャパシタ(44)の出力側に接続されたインバータ(46)と、インバータ(46)の入出力間に並列に接続された第2スィッチ部(45)とを備える。

[0027]

上記の磁気ランダムアクセスメモリにおいて、その第1読み出し動作時に第1スイッチ部 (43)及び第2スィッチ部 (45)が共にオンの状態である。その第2読み出し動作開始前に第1スィッチ部 (43)がオフの状態である。その第2読み出し動作時に第2スィッチ部 (45)をオフの状態にし、その直後に第1スィッチ部 (43)を再びオンの状態にする。その第2読み出し動作時におけるインバータ (46)の出力が参照セル (14

r)の記憶情報である。

[0028]

上記の磁気ランダムアクセスメモリにおいて、第2センスアンプ(3)は、その第1トグル動作が行われたか否かを検出し、その第1トグル動作が行われなかったと判定さえた場合は、第1書き込み電流(I w L)及び第2書き込み電流(I B L)を増大させ、再度、第1読み出し動作から実行する。

[0029]

上記の磁気ランダムアクセスメモリにおいて、第 2 センスアンプ(3)は、第 1 抵抗電圧変換部(3 1 a)と、第 1 記憶部(3 2 a)と、第 1 判定部(3 3 a)と、第 2 抵抗電圧変換部(3 1 b)と、第 2 記憶部(3 2 b)と、第 2 判定部(3 3 b)と、判定部(4 8 a)とを備える。第 1 抵抗電圧変換部(3 1 a)は、参照セル(1 4 r)の磁気抵抗素子(2 5 r)の抵抗値を検出して、第 1 出力電圧とする。第 1 記憶部(3 2 a)は、その 1 第 1 出力電圧と、第 1 記憶部(3 2 a)に格納されているそのトグル動作後のその第 1 出力電圧と、第 1 記憶部(3 2 a)に格納されているそのトグル動作前のその第 1 出力電圧とに基づいて、参照セル(1 4 r)に格納されていた記憶情報を判定して、判定結果を示す第 1 信号(Q 1)とする。第 2 抵抗電圧変換部(3 1 b)は、参照セル(1 4 r)の磁気抵抗素子(2 5 r)の抵抗値を検出して、第 2 出力電圧とする。第 2 記憶部(3 2 b)は、その第 2 出力電圧を一時的に保持する。第 2 判定部(3 3 b)は、そのトグル動作後のその第 2 出力電圧と、第 2 記憶部(3 2 b)に格納されているそのトグル動作後のその第 2 出力電圧と、第 2 記憶部(3 2 b)に格納されていた記憶情報を判定して、判定結果を示す第 2 信号(Q 2)とする。判定部(4 8 a)は、第 1 信号(Q 1)と第 2 信号(Q 2)とに基づいて、その第 1 トグル動作が行われたか否かを判定する。

[0030]

上記の磁気ランダムアクセスメモリにおいて、その第1出力電圧は、その第1読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換した後、第1オフセット電圧(V o f f)を加算したものである。その第2読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換したものである。その第2出力電圧は、その第1読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換した後、第2オフセット電圧(-V o f f)を加算したものである。その第2読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換したものである。第1オフセット電圧(V o f f)の符号と第2オフセット電圧(-V o f f)の符号とは逆である。

[0031]

上記の磁気ランダムアクセスメモリにおいて、その第1出力電圧は、その第1読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換した後、第1オフセット電圧(V o f f)を加算したものである。その第2読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換したものである。その第2出力電圧は、その第1読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換したものである。その第2読み出し動作時では、磁気抵抗素子(25 r)の抵抗値を検出して電圧に変換した後、第2オフセット電圧(V o f f)を加算したものである。第1オフセット電圧の符号(V o f f)と第2オフセット電圧(V o f f)の符号とは同じである。

[0032]

上記の磁気ランダムアクセスメモリにおいて、第1記憶部(32a)は、入力側を第1抵抗電圧変換部(31a)の出力側に接続された第1スィッチ部(43a)と、入力側を第1のスィッチ(43a)の出力側に接続された第1キャパシタ(44a)とを備える。第1判定部(33a)は、入力側を第1キャパシタ(44a)の出力側に接続された第1インバータ(46a)と、第1インバータ(46a)と、第1インバータ(46a)と、第1インバータ(46a)と、第1インバータ(46a)とを備える。第1記憶部(31b)は、入力側を第1抵抗電圧変換部(1b)の出力側に接続された第1c、入力側を第1な、入力側を第1な、スイッチ部(1b)の出力側に接続された第1c、入力側を第1な、入力側を第1な、大力

第2判定部(33b)は、入力側を第2キャパシタ(44b)の出力側に接続された第

2 インバータ (4 6 b) と、第 2 インバータ (4 6 b) の入出力間に並列に接続された第 4 スィッチ部 (4 5 b) とを備える。

[0033]

上記の磁気ランダムアクセスメモリにおいて、その第 1 読み出し動作時に第 1 スィッチ部(4 3 a)、第 2 スィッチ部(4 5 a)、第 3 スィッチ部(4 3 b)及び第 4 スィッチ部(4 5 b)が共にオンの状態である。その第 2 読み出し動作開始前に第 1 スィッチ部(4 3 a)及び第 3 スィッチ部(4 3 b)がオフの状態である。その第 2 読み出し動作時に第 2 スィッチ部(4 5 a)及び第 4 スィッチ部(4 5 b)をオフの状態にし、その直後に第 1 スィッチ部(4 3 a)及び第 3 スィッチ部(4 3 b)を再びオンの状態にする。その第 2 読み出し動作時における判定部(4 8 a)の出力が参照セルの記憶情報である。

【発明の効果】

[0034]

本発明のトグルMRAMによれば、参照セルに格納されている情報をより確実に読み出すことが可能となる。出荷時、あるいは電源投入時、さらには使用時において、参照セルに所望の参照情報を予め書き込むことが可能となる。

【発明を実施するための最良の形態】

[0035]

以下、本発明のトグルMRAMの実施の形態に関して、添付図面を参照して説明する。

[0036]

(第1の実施の形態)

まず、本発明のトグルMRAMの第1の実施の形態の構成について、添付図面を参照して説明する。

図1は、本発明のトグルMRAMの第1の実施の形態の構成を示すブロック図である。トグルMRAMは、コントローラ1、第1のセンスアンプ2、第2のセンスアンプ3、第1の書き込み電流源4、第2の書き込み電流源5、Yデコーダ6、Y終端回路7、Xデコーダ8、X終端回路9、セルアレイ10、複数の書き込みワード線23、複数の読み出しワード線24、複数のビット線21、参照ビット線21r、メイン参照ビット線28及び複数のメインビット線29を具備する。

[0037]

セルアレイ10は、ユーザエリア11及び参照セルカラムを備える。

ユーザエリア11は、複数のメモリセル14が行列状に配列されている。メモリセル14は、磁気抵抗素子25とMOSトランジスタ26とを含む。磁気抵抗素子25は、一端をビット線21に、他端をトランジスタ26のドレインにそれぞれ接続している。記憶されるデータに対応して磁化方向が反転される自発磁化を有する。より詳細には、図15~図17に示す磁気抵抗素子である。磁気抵抗素子25は、書き込みワード線23を流れる書き込み電流 $I_{\rm WL}$ に伴う磁界と、ビット線21を流れる書き込み電流 $I_{\rm BL}$ に伴う磁界との影響を受ける位置に配置されている。MOSトランジスタ26は、ドレインを磁気抵抗素子25に、ソースを接地に、ゲートを読み出しワード線24にそれぞれ接続している。MOSトランジスタ26は、読み出し動作時に、ビット線21-磁気抵抗素子25-(トランジスタ26-)接地の経路に電流を流すために用いられる。


[0038]

参照セルカラムは、複数の参照セル 14 r が参照ビット線 21 r に沿って配列されている。参照セル 14 r は、参照ビット線 21 r に沿って設けられている以外は、メモリセル 14 と同じ構成であり、磁気抵抗素子 25 r とMOS トランジスタ 26 r を含む。

[0039]

ビット線21は、第1の方向としてのY軸方向(ビット線方向)へ延伸するように設けられ、一端をYデコーダ6に、他端をY終端回路7にそれぞれ接続されている。参照ビット線21rも同様である。

書き込みワード線23は、Y軸方向に実質的に垂直な第2の方向としてのX軸方向(ワード線方向)へ延伸するように設けられ、一端をXデコーダ8に、他端をX終端回路9に



[0040]

上記メモリセル14は、上記の複数のビット線21と書き込みワード線23及び読み出 しワード線24の複数の組とが交差する位置のそれぞれに対応して設けられている。上記 参照セル14 rは、上記の参照ビット線21 rと書き込みワード線23及び読み出しワー ド線24の複数の組とが交差する位置のそれぞれに対応して設けられている。

[0 0 4 1]

Yデコーダ6は、メモリセル14の読み出し動作時及び書き込み動作時のいずれの場合 にも、Yアドレスの入力に基づいて、複数のビット線21から一つのビット線21を選択 ビット線21sとして選択し、参照ビット線21rを選択する。また、参照セル14rの 読み出し動作時及び書き込み動作時のいずれの場合にも、Yアドレスの入力に基づいて、 参照ビット線21rを選択する。

Xデコーダ8は、メモリセル14及び参照セル14rの読み出し動作時に、Xアドレス の入力に基づいて、複数の読み出しワード線24から一つの読み出しワード線24を選択 読み出しワード線24sとして選択する。メモリセル14及び参照セル14rの書き込み 動作時に、Xアドレスの入力に基づいて、複数の書き込みワード線23から一つの書き込 みワード線23を選択書き込みワード線23sとして選択する。

[0042]

選択ビット線21sと選択書き込みワード線23s又は選択読み出しワード線24sと で選択されるメモリセル14を選択セル14sとする。参照ビット線21rと選択書き込 みワード線23 s 又は選択読み出しワード線24 s とで選択される参照セル14 r を選択 参照セル14 rsとする。

[0043]

第1の書き込み電流源4は、メモリセル14及び参照セル14rの書き込み動作時に、 選択書き込みワード線23sへ所定の書き込み電流IwLを供給する。X終端回路9は、 メモリセル14及び参照セル14rの書き込み動作時に、選択書き込みワード線23sに 流れる書き込み電流IwLを終端する。

第2の書き込み電流源5は、メモリセル14及び参照セル14rの書き込み動作時に、 選択ビット線21sへ所定の書き込み電流IBLを供給する。Y終端回路7は、メモリセ ル14及び参照セル14rの書き込み動作時に、選択ビット線21sに流れる書き込み電 流IBLを終端する。

[0044]

第1のセンスアンプ2は、メモリセル14の読み出し動作時に、メインビット線29-Yデコーダ6-選択ビット線21s-選択メモリセル14sと流れる読み出し電流IRと 、メイン参照ビット線28-Yデコーダ6-参照ビット線21r-選択参照セル14rs と流れる参照読み出し電流Irとを比較することにより、選択メモリセル14sの状態を 検出する。それにより、選択メモリセル14sのデータを読み出す。

[0045]

第2のセンスアンプ3は、メイン参照ビット線28-Yデコーダ6-参照ビット線21 r-選択参照セル14 rsと流れる参照読み出し電流 Irと、選択参照セル14 rsに一 回トグル動作を行った後における参照読み出し電流Irとを比較することにより、参照セ ル14rの状態を検出する。それにより、参照セル14rのデータを読み出す。

[0046]

メインビット線29は、一つのユーザエリア11における選択ビット線21sと第1の センスアンプ2とを接続する。

メイン参照ビット線28は、参照ビット線21rと第1のセンスアンプ2及び第2のセ ンスアンプ3とを接続する。

コントローラ1は、データの読み出し動作及び書き込み動作のタイミングに対応して、

第1のセンスアンプ 2、第2のセンスアンプ 3、第1の書き込み電流源 4、第2の書き込み電流源 5 を制御する。

[0047]

本発明のトグルMRAMは、通常のメモリセル14の記憶情報を検出する通常の第1のセンスアンプ2とは別に、参照セル自身の記憶情報を検出する専用の第2のセンスアンプ3を備えている。第1のセンスアンプ2は、選択メモリセル14sの状態と選択参照セル14rsの状態とを比較することで選択メモリセル14sの記憶情報を読み出す。これに対し、第2のセンスアンプ3は、参照セル14r自身のトグル動作前後の二つの状態を比較することで参照セル14rの記憶情報を読み出すことができる。それにより、参照情報を参照セル14rへ高い信頼性でプログラムすることが可能となる。加えて、第2のセンスアンプ3の信号量は、ユーザエリア11の第1のセンスアンプ2の信号量の2倍を確保できるため、センス結果の信頼性が高く、より高い信頼性で参照セル14rのプログラムが可能となる。

[0048]

第2のセンスアンプ3は、抵抗一電圧変換部31と記憶部32と判定部33とを具備している。抵抗一電圧変換部31は、参照セル14rの磁気抵抗素子25rの抵抗値(電流値)を検出して電圧に変換する。記憶部32は、抵抗一電圧変換部31の出力電圧を一時的に保持する。判定部33は、抵抗一電圧変換部31の今回の出力電圧と記憶部32の出力電圧(抵抗一電圧変換部31の前回の出力電圧)から参照セル14rに格納されていた情報を判定する。

[0049]

なお、本発明の係るところはトグルMRAMにおける参照セル14rの読み出し(センス)動作及び書き込み(プログラム)動作であり、通常のメモリセル14の読み出し動作及び書き込み動作については従来のトグルMRAMと同様(図18~図20の説明と同様)であるためここでは説明を省略する。

[0050]

次に、本発明のトグルMRAMの第1の実施の形態の動作について、添付図面を参照して説明する。

図2は、本発明のトグルMRAMの第1の実施の形態の動作を示すフローチャートである。この図では、トグルMRAMの参照セルのプログラム方法(書き込み方法)を示している。

[0051]

(1) ステップS01

Xデコーダ 8 は、選択読み出しワード線 2 4 s を選択する。Yデコーダ 6 は、参照ビット線 2 1 r を選択する。それにより、選択参照セル 1 4 r s o m o

(2) ステップS02

選択参照セル14 rsについて、読み出し動作(第1のセンス動作)を行う。すなわち、第2のセンスアンプ3 (の抵抗ー電圧変換部31) は、第2のセンスアンプ3と選択参照セル14 rs (接地) との間に所定の電圧を印加し、メイン参照ビット線28-Yデコーダ6ー参照ビット線21rー選択参照セル14 rsの経路に、参照読み出し電流Irを流す。この結果、第2のセンスアンプ3 (の抵抗ー電圧変換部31) は、選択参照セル14 rsの磁気抵抗素子25rの抵抗値Rref(Ist)を検出する。

(3) ステップS03

第2のセンスアンプ3(の記憶部32)は、抵抗値Rref(1st)を一時的に記憶する。

(4) ステップS04

選択参照セル14 r sについて、書き込み動作(第1のトグル動作)を行う。書き込み動作(トグル動作)ついては、図18~図20の説明に記載の通りである。

(5) ステップS05

選択参照セル14 rsについて、第2のセンスアンプ3(の抵抗-電圧変換部31)は、再び、読み出し動作(第2のセンス動作)を行う。それにより、第2のセンスアンプ3(の抵抗-電圧変換部31)は、選択参照セル14 rsの磁気抵抗素子25 rの抵抗値Rref(2nd)を検出する。

(6) ステップS06

第2のセンスアンプ3 (の判定部33) は、Rref (1st) とRref (2nd) との大小を比較する。

(7) ステップS07

低抵抗の場合を「0」、高抵抗の場合を「1」とすれば、Rref(1st)<Rref (2nd)であれば (ステップS06:yes)、読み出し結果 (センス結果) は「0」である。すなわち、元々 (ステップS04の書き込み動作より前)の選択参照セル14rsのデータは「0」である。ただし、ステップS07時点では、選択参照セル14rsのデータは「1」である。

次に、第2のセンスアンプ3(の判定部33)は、参照セル14 r に格納すべき参照情報が「0」である場合に第2のトグル動作を実行するか否かを判定する。参照セル14 r に格納すべき参照情報が「1」の場合(ステップS07:no)、このまま動作を終了する。

(8) ステップS08

参照セル14rに格納すべき参照情報が「0」の場合(ステップS07:yes)、選択参照セル14rsについて、再び、書き込み動作(第2のトグル動作)を行う。書き込み動作(トグル動作)ついては、図18 \sim 図20 の説明に記載の通りである。これにより、選択参照セル14rsのデータは、元々の「0」に戻る。

(9) ステップS09

Rref (1st) > Rref (2nd) であれば(ステップS06:no)、読み出し結果(センス結果)は「1」である。すなわち、元々(ステップS04の書き込み動作より前)の選択参照セル14rsのデータは「1」である。ただし、ステップS09時点では、選択参照セル14rsのデータは「0」である。

次に、第2のセンスアンプ3(の判定部33)は、参照セル14rに格納すべき参照情報が「1」である場合に第2のトグル動作を実行するか否かを判定する。参照セル14r に格納すべき参照情報が「0」の場合(ステップS09:n0)、このまま動作を終了する。

(8) ステップS10

参照セル 14 r に格納すべき参照情報が「1」の場合(ステップ S 0 9 : y e s) 、選択参照セル 14 r s について、再び、書き込み動作(第 2 のトグル動作)を行う。書き込み動作(トグル動作)ついては、図 18 \sim 図 2 0 の説明に記載の通りである。これにより、選択参照セル 14 r s のデータは、元々の「1」に戻る。

[0052]

本発明より、トグルMRAMにおける参照セルに参照情報を高い信頼性でプログラムすることが可能となる。

[0053]

以上説明した参照セル14rの読み出し(センス)動作及び書き込み(プログラム)動作に使用される第2のセンスアンプ回路の具体例について説明する。

[0054]

図 3 は、第 2 のセンスアンプの構成を示す回路図である。抵抗一電圧変換部 3 1 は、トランジスタ 4 1 と負荷 4 2 とを含むゲート接地増幅回路により構成されている。トランジスタ 4 1 のゲートにはバイアス電圧 V b が供給されており、ドレインを負荷 4 2 に、ソースをメイン参照ビット線 2 8 に接続されている。バイアス電圧 V b により、トランジスタ 4 1 のソース、即ちメイン参照ビット線 2 8 にはMT J(磁気抵抗素子 2 5 r)の破壊電圧以上の電圧が印加されないように作用する。負荷 4 2 は、一方の端子を電圧源 V c に、他方の端子をトランジスタ 4 1 のドレインに接続されている。第 1 の読み出し動作(セン

ス動作)時に、参照セル14mの磁気抵抗素子25mの抵抗値Rmefと負荷42とで定 電圧Vcを分圧し、抵抗値Rrefに比例する電圧Vref(=k·Rref)を出力す る。Vrefは、トランジスタ41のドレイン側の電圧である。すなわち、ここでは図2 のフローにおけるRrefをVrefに対応させて動作している。

[0055]

記憶部32は、第1のスイッチ部43とキャパシタ44とを含む。第1のスイッチ部4 3は、一方の端子をトランジスタ41のドレインに、他方の端子をキャパシタ44の一方 の端子に接続されている。オン/オフのタイミングは制御信号 φ 1 により制御される。キ ャパシタ44は、一方の端子を第1のスイッチ43の他方の端子に、他方の端子をインバ ータ46の入力側端子に接続されている。第1のスイッチ部43の、第1の読み出し動作 (センス動作) 時に出力されたVrefに対応する電荷をキャパシタ44に蓄積すること により、Vrefを記憶する。

[0056]

判定部33は、第2のスイッチ部45とインバータ46とラッチ回路47と排他的論理 和ゲート48とを含む。第2のスイッチ部45は、一方の端子をインバータ46の入力側 端子に、他方の端子をインバータ46の出力側端子に接続されている。オン/オフのタイ ミングは制御信号 φ 2 により制御される。インバータ 4 6 は、入力側端子をキャパシタ 4 4の他方の端子に、出力側端子をラッチ回路 47の入力側端子に接続されている。ラッチ 回路47は、入力側端子をインバータ46の出力側端子に接続され、出力側端子は、出力 信号DOUTとして出力すると共に、排他的論理和ゲートの一方の入力側端子に接続され ている。データ出力のタイミングは制御信号 φ 3 により制御される。排他的論理和ゲート 48は、一方の入力側端子をラッチ回路47の出力側端子に、他方の入力側端子を参照セ ル14 r にプログラムしようとする (記憶されるべき) 参照情報を供給する信号線に接続 されている。排他的論理和ゲート48は、判定信号としての第2のトグル動作のイネーブ ル信号であるTG2ENを出力する。

[0057]

図4は、図2の第1の実施の形態の動作のフローチャートに対応するタイミングチャー トを示す図である。ここでは図2のフローにおけるRrefをVrefに対応させて動作 している。

選択参照セル14rsを選択(ステップS01)後、第1のセンス動作(ステップS0 2) 時では、制御信号 ϕ_2 がハイレベルとなり、第2のスイッチ45がオン状態となる。 この時、インバータ46の入力電圧Viと出力電圧V0は等しくなる。次に、制御信号 ϕ 1 がハイレベルとなり、第1のスィッチ43がオン状態となる。この時、キャパシタ44 の両端電圧はVref (1st) -Vi となる。第1のセンス動作が終了し、制御信号 ϕ 1 がローレベルとなり、第1のスィッチ43がオフ状態となる。これにより、キャパシタ 4 4 の両端電圧は保持される(ステップS03)。

[0058]

第1のトグル動作(ステップS04)終了後、第2のセンス動作が開始される。この時 、抵抗-電圧変換部31は電圧Vref(2nd)を出力する(ステップS05)。第2 のスイッチ45をオフ状態(制御信号 φ 2:ローレベル)にしてから第1のスイッチ43 をオン状態 (制御信号 φ1:ハイレベル) にすると、キャパシタ44のカップリング作用 によりViはdV=Vref (1st) -Vref (2nd) だけシフトする (ステップ S06)。例えば、ステップS04の第1のトグル動作で初期状態「0」から「1」にト グルされた場合、Vref(1st)<Vref(2nd)である(ステップS06:y $e\ s$)。従って、インバータ46の出力信号は「0」レベルになる。逆に、初期状態「1」から「0」にトグルされた場合、Vref(1st)>Vref(2nd)である(ス テップSO6:no)。従って、インバータ46の出力信号は「1」レベルとなる。制御 信号 ϕ 3 の立ち上がりエッジでインバータ 4 6 の出力信号がラッチ回路 4 7 によりラッチ され、センス結果DOUT(選択参照セル14rsに当初格納されていたデータ)が出力 される。

[0059]

(記憶されるべき)参照信号とセンス結果DOUTが等しければ (ステップS07:y es、ステップS09:yes)、第2のトグル動作を実行する排他的論理和ゲート48 により信号TG2ENが活性化される。それにより、第2のトグル動作が実行される(ス テップSO8、ステップS10)。異なっていればTG2ENが不活性になる。

[0060]

図5及び図6は、図2の第1の実施の形態の動作におけるVref、Vi及びVoの関 係を示すグラフである。左側の図がVref及びViの時間変化の関係を示し、縦軸は電 圧の大きさ、横軸は時間(経過)を示す。右側の図がViとVOとの関係(インバータ4 6の特性)を示し、縦軸はVi、横軸はV0を示す。図5は選択参照セル14rsに初期 状態(当初格納していたデータ)が「0」の場合を示し、図6は「1」の場合を示す。

$[0\ 0\ 6\ 1]$

図 5 の左側の図に示すように、V r e f (1 s $t) = \lceil 0 \rfloor$ (ステップ <math>S 0 1 $\sim S$ 0 3) は、トグル動作(ステップS04)により、Vref(2nd)=「1」となり、dV = V r e f (1 s t) - V r e f (2 n d) > 0 分だけ電圧が変化(d V だけ上昇) する (ステップS05)。それに伴い、Viの電圧も同じdV>0分だけ電圧が変化する。そ の結果、右図のようにインバータ46は、ローレベルのV0(=「0」)を出力する(ス テップS06)。

[0062]

図 6 の左側の図に示すように、V r e f (1 s t) = 「1」(ステップ<math>S 0 1 \sim S 0 3) は、トグル動作 (ステップS04) により、Vref (2nd) =「0」となり、dV = V r e f (1 s t) - V r e f (2 n d) < 0 分だけ電圧が変化 (| d V | だけ減少) する(ステップS05)。それに伴い、Viの電圧も同じdV<0分だけ電圧が変化する 。その結果、右図のようにインバータ46は、ハイレベルのV0(=「1」)を出力する (ステップS06)。

[0063]

このような第2のセンスアンプ3を用いることで、トグルMRAMにおける参照セルに 参照情報を高い信頼性でプログラムすることが可能となる。

[0064]

図7は、本発明のトグルMRAMの第1の実施の形態の動作を示すフローチャートであ る。この図では、トグルMRAMの参照セルのセンス方法(読み出し方法)を示している

[0065]

(1) ステップ S 2 1

Xデコーダ8は、選択読み出しワード線24sを選択する。Yデコーダ6は、参照ビッ ト線21 rを選択する。それにより、選択参照セル14 r s が選択される。選択参照セル 14 r sのMOSトランジスタ26はオンになる。

(2) ステップS22

選択参照セル14rsについて、読み出し動作(第1のセンス動作)を行う。すなわち 、第2のセンスアンプ3(の抵抗-電圧変換部31)は、第2のセンスアンプ3と選択参 照セル14 rs (接地) との間に所定の電圧を印加し、メイン参照ビット線28-Yデコ ーダ6-参照ビット線21r-選択参照セル14rsの経路に、参照読み出し電流Irを 流す。この結果、第2のセンスアンプ3(の抵抗-電圧変換部31)は、選択参照セル1 4 r sの磁気抵抗素子25rの抵抗値Rref(1st)を検出する。

(3) ステップS23

第2のセンスアンプ3(の記憶部32)は、抵抗値Rref(1st)を一時的に記憶 する。

(4) ステップS24

選択参照セル14rsについて、書き込み動作(第1のトグル動作)を行う。書き込み 動作(トグル動作)ついては、図18~図20の説明に記載の通りである。

(5) ステップ S 2 5

選択参照セル14 r s について、第2のセンスアンプ3 (の抵抗-電圧変換部31) は、再び、読み出し動作(第2のセンス動作)を行う。それにより、第2のセンスアンプ3 (の抵抗-電圧変換部31) は、選択参照セル14 r s の磁気抵抗素子25 r の抵抗値R r e f (2 n d) を検出する。

(6) ステップ S 2 6

第2のセンスアンプ3 (の判定部33) は、Rref (1st) とRref (2nd) との大小を比較する。

(7) ステップS27

低抵抗の場合を「0」、高抵抗の場合を「1」とすれば、R r e f (1 s t) <R r e f (2 n d) であれば(ステップS 0 6: y e s)、読み出し結果(センス結果)は「0」である。すなわち、元々(ステップS 0 4 の書き込み動作より前)の選択参照セル1 4 r s のデータは「0」と読み出すことができる。ただし、ステップS 2 7 時点では、選択参照セル1 4 r s のデータは「1」である。

(8) ステップ S 2 8

Rref(1st)>Rref(2nd)であれば(ステップS06:no)、読み出し結果(センス結果)は「1」である。すなわち、元々(ステップS04の書き込み動作より前)の選択参照セル14rsのデータは「1」と読み出すことができる。ただし、ステップS28時点では、選択参照セル14rsのデータは「0」である。

(9) ステップ S 2 9

選択参照セル14rsについて、再び、書き込み動作(第2のトグル動作)を行う。書き込み動作(トグル動作)ついては、図18~図20の説明に記載の通りである。これにより、選択参照セル14rsのデータは、元々のデータに戻る。

[0066]

図3に示す第2のセンスアンプにおいて、図7の読み出し動作の場合、ステップS27 又はステップS28の読み出しデータとして、ラッチ回路47のセンス結果DOUTを用いることができる。すなわち、このような第2のセンスアンプ3を用いることで、他のセルのデータと比較すること無く、トグルMRAMにおける参照セルのデータを読み出すことができる。

[0067]

(第2の実施の形態)

次に、本発明のトグルMRAMの第2の実施の形態について、添付図面を参照して説明する。

[0 0 6 8]

まず、本発明のトグルMRAMの第2の実施の形態の構成について、添付図面を参照して説明する。

図8は、本発明のトグルMRAMの第2の実施の形態による構成を示すブロック図である。この本発明のトグルMRAMの第2の実施の形態による構成は図1に示すものと同様である。ただし、本実施の形態では、第2のセンスアンプ3の構成と参照セルプログラムの方法が第1の実施の構成とは異なる。トグル動作を検出する回路を設けて参照セル14 rへのトグル動作が実行できたか否かをモニタし、否の場合はさらに書き込み電流値を増大させる。それにより、より高い信頼性で参照セルのプログラムが可能となる。

[0069]

第2のセンスアンプ3は、第1の抵抗一電圧変換部31a、第1の記憶部32a、第1の判定部33a、第2の抵抗一電圧変換部31b、第2の記憶部32b、第2の判定部33b、判定回路48aとを具備している。第1及び第2の抵抗一電圧変換部31a及び31bは、参照セル14rの磁気抵抗素子25rの抵抗値(電流値)を検出して電圧に変換し、所定の正オフセット電圧及び負オフセット電圧を加える。第1及び第2の記憶部32a及び32bは、対応する抵抗一電圧変換部31(31a及び31b)の出力電圧を一時的に保持する。第1及び第2の判定部33a及び33bは、対応する抵抗一電圧変換部3

1の今回の出力電圧と対応する記憶部32(32a及び32b)の出力電圧(抵抗-電圧変換部31の前回の出力電圧)とを比較する。判定回路48aは、比較結果に基づいて、参照セル14rに格納されていた情報を判定する。

[0070]

他の構成については、第1の実施の構成と同じであるのでその説明を省略する。通常のメモリセル14の読み出し動作及び書き込み動作については従来のトグルMRAMと同様(図18~図20の説明と同様)であるためここでは説明を省略する。

[0071]

次に、本発明のトグルMRAMの第2の実施の形態の動作について、添付図面を参照して説明する。

図9は、本発明のトグルMRAMの第2の実施の形態の動作を示すフローチャートである。この図では、トグルMRAMの参照セルのプログラム方法(書き込み方法)を示している。

[0072]

(1) ステップS41

(2) ステップS42

(3) ステップS43

第2のセンスアンプ3の第1及び第2の記憶部32a及び32bは、それぞれ、抵抗値Rrefl(1st)及びRref2(1st)を一時的に記憶する。

(4) ステップS44

選択参照セル14rsについて、書き込み動作(第1のトグル動作)を行う。書き込み動作(トグル動作)ついては、図18~図20の説明に記載の通りである。

(5) ステップS45

選択参照セル14 rsについて、第2のセンスアンプ3の第1及び第2の抵抗一電圧変換部31a及び31bは、それぞれ、再び、読み出し動作(第2のセンス動作)を行う。それにより、第2のセンスアンプ3の第1及び第2の抵抗一電圧変換部31a及び31bは、それぞれ、選択参照セル14 rsの磁気抵抗素子25 rの抵抗値Rref1(2nd)及びRref2(2nd)を検出する。

(6) ステップS46

第2のセンスアンプ3の第1の判定部33aは、抵抗値Rref1 (1st)と抵抗値Rref1 (2nd)との大小関係を示す信号Q1を出力する。第2の判定部33bは、抵抗値Rref2 (1st)と抵抗値Rref2 (2nd)との大小関係を示す信号Q2を出力する。判定回路48aは、信号Q1と信号Q2とが一致するか否かを判定する。一致する場合(ステップS46:yes)、第1のトグル動作が正常に実行されているので、ステップS48へ進む。一致していない場合(ステップS46:no)、第1のトグル動作が正常に実行されていないので、ステップS47へ進む。

(7) ステップS47

第1のトグル動作が正常に実行されていないので、書き込み電流 I_{WL} 及び書き込み電流 I_{BL} を所定の大きさだけ増加し、ステップ S 4 2 から再度実行する。

(8) ステップS48

第2のセンスアンプ3の判定回路48aは、Rref(1st)とRref(2nd) との大小関係(=Rrefl (1st)とRrefl (2nd)との大小関係=Rref 2 (1 s t) とRref2(2nd)との大小関係)を求める。すなわち、互いに一致し ている信号Q1と信号Q2とが、「0」か「1」かを判定する。

(9) ステップS49

低抵抗の場合を「0」、高抵抗の場合を「1」とすれば、R r e f (1 s t) < R r ef (2 n d) であれば (ステップ S 4 8: y e s)、読み出し結果 (センス結果) は「0 」である。すなわち、元々(ステップS44の書き込み動作前)の選択参照セル14rs のデータは「0」である。ただし、ステップS49時点では、選択参照セル14rsのデ ータは「1」である。

次に、第2のセンスアンプ3の判定回路48aは、参照セル14rに格納すべき参照情 報が「0」である場合に第2のトグル動作を実行するか否かを判定する。参照セル14r に格納すべき参照情報が「1」の場合(ステップS49:no)、このまま動作を終了す る。

(10) ステップS50

参照セル14rに格納すべき参照情報が「0」の場合(ステップS49:yes)、選 択参照セル14rsについて、再び、書き込み動作(第2のトグル動作)を行う。書き込 み動作(トグル動作)ついては、図18~図20の説明に記載の通りである。これにより 、選択参照セル14rsのデータは、元々の「0」に戻る。

(11) ステップS51

Rref(1st)>Rref(2nd)であれば(ステップS48:no)、読み出 し結果(センス結果)は「1」である。すなわち、元々(ステップS44の書き込み動作 前)の選択参照セル14rsのデータは「1」である。ただし、ステップS51時点では 、選択参照セル14rsのデータは「0」である。

次に、第2のセンスアンプ3の判定回路48aは、参照セル14rに格納すべき参照情 報が「1」である場合に第2のトグル動作を実行するか否かを判定する。参照セル14 r に格納すべき参照情報が「O」の場合(ステップS51:no)、このまま動作を終了す る。

(12) ステップS52

参照セル 14 r に格納すべき参照情報が「1」の場合(ステップ S 5 1 : y e s)、選 択参照セル14rsについて、再び、書き込み動作(第2のトグル動作)を行う。書き込 み動作(トグル動作)ついては、図18~図20の説明に記載の通りである。これにより 、選択参照セル14rsのデータは、元々の「1」に戻る。

[0073]


本発明より、トグルMRAMにおける参照セルに参照情報を高い信頼性でプログラムす ることが可能となる。

[0074]

以上説明した参照セル14rの読み出し(センス)動作及び書き込み(プログラム)動 作に使用される第2のセンスアンプ回路の具体例について説明する。

[0075]

図10は、第2のセンスアンプの構成を示す回路図である。第1の抵抗-電圧変換部3 1 aは、トランジスタ41 aと負荷42 aと加算部49 aとを含むゲート接地増幅回路に より構成されている。トランジスタ41aのゲートにはバイアス電圧Vbが供給されてお り、ドレインを負荷42aに、ソースをメイン参照ビット線28に接続されている。バイ アス電圧Vbにより、トランジスタ41aのソース、即ちメイン参照ビット線28にはM TJ (磁気抵抗素子25 r) の破壊電圧以上の電圧が印加されないように作用する。負荷 42 aは、一方の端子を電圧源 V c に、他方の端子をトランジスタ41 aのドレインに接 続されている。加算部49aは、ドレインと正オフセット電圧Voffを供給する配線と 第1のスイッチ部43aとに接続している。第1の読み出し動作(センス動作)時に、参 照セル14rの磁気抵抗素子25rの抵抗値Rrefと負荷42aとで定電圧Vcを分圧



[0076]

第1の記憶部 32 a は、第1のスイッチ部 43 a とキャパシタ 44 a とを含む。第1のスイッチ部 43 a は、一方の端子を加算部 49 a に、他方の端子をキャパシタ 44 a の一方の端子に接続されている。オン/オフのタイミングは制御信号 ϕ 1 により制御される。キャパシタ 44 a は、一方の端子を第1のスイッチ 43 a の他方の端子に、他方の端子をインバータ 46 a の入力側端子に接続されている。第1のスイッチ部 43 a の、第1の読み出し動作(センス動作)時に出力された V r e f 1 に対応する電荷をキャパシタ 44 a に蓄積することにより、V r e f 1 を記憶する。

[0077]

第1の判定部33aは、第2のスイッチ部45aとインバータ46aとラッチ回路47aとを含む。第2のスイッチ部45aは、一方の端子をインバータ46aの入力側端子に、他方の端子をインバータ46aの出力側端子に接続されている。オン/オフのタイミングは制御信号 ϕ 2 により制御される。インバータ46aは、入力側端子をキャパシタ44aの他方の端子に、出力側端子をラッチ回路47aの入力側端子に接続されている。ラッチ回路47aは、入力側端子をインバータ46aの出力側端子に接続され、出力側端子は、出力信号Q1として出力すると共に、判定回路48aの一つの入力側端子に接続されている。データ出力のタイミングは制御信号 ϕ 3 により制御される。

[0078]

[0079]

第2の記憶部 32bは、第3のスイッチ部 43bとキャパシタ 44bとを含む。第3のスイッチ部 43bは、一方の端子を加算部 49bに、他方の端子をキャパシタ 44bの一方の端子に接続されている。オン/オフのタイミングは制御信号 ϕ 1により制御される。キャパシタ 44bは、一方の端子を第1のスイッチ 43bの他方の端子に、他方の端子をインバータ 46bの入力側端子に接続されている。第1のスイッチ部 43bの、第1の読み出し動作(センス動作)時に出力された100 に 100 に 100 に 100 で 100 に 100 で 100

[0080]

第2の判定部33bは、第4のスイッチ部45bとインバータ46bとラッチ回路47bとを含む。第4のスイッチ部45bは、一方の端子をインバータ46bの入力側端子に、他方の端子をインバータ46bの出力側端子に接続されている。オン/オフのタイミングは制御信号 ϕ 2により制御される。インバータ46bは、入力側端子をキャパシタ44bの他方の端子に、出力側端子をラッチ回路47bの入力側端子に接続されている。ラッチ回路47bは、入力側端子をインバータ46bの出力側端子に接続され、出力側端子は、出力信号Q2として出力すると共に、判定回路48aの一つの入力側端子に接続されている。データ出力のタイミングは制御信号 ϕ 3により制御される。

[0081]

判定回路 48a は、第1の判定部 33a 及び第2の判定部 33b に共通であり、第1の入力側端子をラッチ回路 47a の出力側端子に、第2の入力側端子をラッチ回路 47b の出力端子に、第3の入力側端子を参照セル 14 r にプログラムしようとする(記憶されるべき)参照情報を供給する信号線にそれぞれ接続されている。そして、第1のトグル動作が実行されたか否かを判定し、且つ、第2のトグル動作を実行するか否かを判定し、判定結果として出力信号 D O U T、第2 トグルイネーブル信号 T G E R R を出力する。

[0082]

次に、図9と図10との関係について説明する

選択参照セル14rsを選択する。(ステップS41)

その後、第1のセンス動作時では、制御信号 ϕ 1 がハイレベルとなり、第1のスイッチ43 aがオン状態となる。この時、第1の抵抗一電圧変換部31 a から、参照セルの抵抗値に比例する電圧にオフセット電圧 V0 f f が加えられた電圧 V1 r e f 1 (1 s t) = V1 k V2 r e f f が出力される。ここで、V3 f f は V4 f の差電圧よりも小さいとする。キャパシタ44 a の両端電圧は V7 e f 1 (1 s t) となる。

一方、制御信号 ϕ 1 がハイレベルとなり、第3のスイッチ43 bがオン状態となる。この時、第1の抵抗一電圧変換部31 bから、参照セルの抵抗値に比例する電圧にオフセット電圧-V of fが加えられた電圧V ref2(1st)=k·R ref-V of fが出力される。キャパシタ44 bの両端電圧はV ref2(1st)となる(ステップS42)。

第1のセンス動作が終了し、制御信号 ϕ 1 がローレベルとなり、第1のスイッチ43a及び第3のスイッチ43bがオフ状態となる。これにより、キャパシタ44a及びキャパシタ44bの両端電圧は保持される。(ステップS43)。

[0083]

第1のトグル動作を実施する(ステップS44)。

その後、第2のセンス動作時では、第1の抵抗-電圧変換部31a及び第2の抵抗-電圧変換部31bから共にVoffenを加減しない電圧 $Vreff1(2nd)=Vreff2(2nd)=k\cdot Rrefe$ をそれぞれ出力する(ステップS45)。

第2のスィッチ45aをオフ状態(制御信号 ϕ_2 :ローレベル)にしてから第1のスィッチ43aをオン状態(制御信号 ϕ_1 :ハイレベル)にすると、キャパシタ44aのカップリング作用により、Vref1(1st)からVref1(2nd)へシフトする。

[0084]

このときの状況を更に説明する。

図12は、図9の第2の実施の形態の動作におけるVref1(1st)及びVref1(2nd)の関係を示すグラフである。縦軸は電圧の大きさ、横軸は時間(経過)を示す。上側の図は、初期状態が「0」の場合、下側の図は、初期状態が「1」の場合を示す

[0085]

 、第1のラッチ回路47aの出力信号Q1は「1」を出力(図6と同様)となる。

[0086]

ただし、初期状態が「1」の場合(下側の図)には、事情が異なる。トグル動作が成功していれば、ステップS44の第1のトグル動作で「0」へトグルされるので、Vref1(1st)>Vref1(2nd)となるはずである。この場合、第1のラッチ回路47aの出力信号Q1は「1」を出力(図6と同様)となる。加えて、トグル動作が失敗していても、Vref1(1st)>Vref1(2nd)となってしまう。この場合も、第1のラッチ回路47aの出力信号Q1は「1」を出力(図6と同様)となる。

[0087]

図13は、図9の第2の実施の形態の動作におけるVref2(1st)及びVref2(2nd)の関係を示すグラフである。縦軸は電圧の大きさ、横軸は時間(経過)を示す。上側の図は、初期状態が「0」の場合、下側の図は、初期状態が「1」の場合を示す

[0088]

初期状態が「1」の場合(下側の図)、第1のセンスの段階では、Vref2(1st) = $k \cdot Rref-Voff$ である。第2のセンスの段階において、トグル動作が成功していれば、ステップS44の第1のトグル動作で「0」へトグルされるので、Vref2(1st)>Vref2(2nd)となるはずである。この場合、第1のラッチ回路47 bの出力信号Q2は「1」を出力(図6と同様)となる。しかし、トグル動作が失敗していれば、逆のVref2(1st)<Vref2(2nd)となるはずである。この場合、第1のラッチ回路47 bの出力信号Q2は「0」を出力(図5と同様)となる。

[0089]

ただし、初期状態が「0」の場合(上側の図)には、事情が異なる。トグル動作が成功していれば、ステップS44の第1のトグル動作で「1」へトグルされるので、Vref2(1st) <Vref2(2nd) となるはずである。この場合、第1のラッチ回路47bの出力信号Q2は「0」を出力(図5と同様)となる。加えて、トグル動作が失敗していても、Vref2(1st) <Vref2(2nd) となってしまう。この場合も、第1のラッチ回路47bの出力信号Q2は「0」を出力(図5と同様)となる。

[0090]

図12及び図13の説明に示すように、第1のラッチ回路47aの出力信号Q1及び第1のラッチ回路47aの出力信号Q2から、ステップS44の第1のトグル動作が正常に行われたか否かを判定できる。すなわち、判定回路48aにより、出力信号Q1及びQ2が一致した場合、正常に行われたと判定される(ステップS46:yes)。そして、判定回路48aにより、トグルエラー信号TGERRが「0」が出力される。一方、出力信号Q1及びQ2が一致しなかった場合、正常に行われなかったと判定される(ステップS46:no)。そして、判定回路48aにより、トグルエラー信号TGERRが「1」が出力される。

[0091]

[0092]

(記憶されるべき)参照信号と出力信号Q1と信号Q2が等しければ(ステップS49

:yes、ステップS51:yes)、判定回路48aにより第2のトグル動作を実行す る信号TG2ENが活性化される。それにより、第2のトグル動作が実行される(ステッ プS50、ステップS52)。異なっていればTG2ENが不活性になる。

[0093]

図11は、判定回路48aの真理値表を示す。出力信号Q1、Q2及び参照セルが記憶 すべきデータを示す参照信号の状態に対応して、出力信号DOUT、第2トグルイネーブ ル信号TG2EN、トグルエラー信号TGERRを出力する。

ID2、3、6、7は、ステップS46における第1のトグル動作のエラーの判定を示 している。 ID1は、参照情報が「0」、初期状態が「0」、第1のトグル動作のエラー が無く、第2のトグル動作が必要な場合を示している。ID4は、参照情報が「0」、初 期状態が「1」、第1のトグル動作のエラーが無く、第2のトグル動作が不必要な場合を 示している。ID5は、参照情報が「1」、初期状態が「0」、第1のトグル動作のエラ ーが無く、第2のトグル動作が不必要な場合を示している。ID8は、参照情報が「1」 、初期状態が「1」、第1のトグル動作のエラーが無く、第2のトグル動作が必要な場合 を示している。

[0094]

このような第2のセンスアンプ3を用いることで、トグルMRAMにおける参照セルに 参照情報を高い信頼性でプログラムすることが可能となる。

[0095]

図14は、本発明のトグルMRAMの第2の実施の形態の動作を示すフローチャートで ある。この図では、トグルMRAMの参照セルのセンス方法(読み出し方法)を示してい る。

[0096]

(1) ステップS61

Xデコーダ8は、選択読み出しワード線24sを選択する。Yデコーダ6は、参照ビッ ト線21 rを選択する。それにより、選択参照セル14 r s が選択される。選択参照セル 14 r s の MOS トランジスタ 2 6 はオンになる。

(2) ステップS62

選択参照セル14rsについて、読み出し動作(第1のセンス動作)を行う。すなわち 、第2のセンスアンプ3(の第1及び第2の抵抗-電圧変換部31a及び31b)は、第 2のセンスアンプ3と選択参照セル14 r s (接地)との間に所定の電圧を印加し、メイ ン参照ビット線28-Yデコーダ6-参照ビット線21r-選択参照セル14rsの経路 に、参照読み出し電流 I r を流す。この結果、第2のセンスアンプ3の第1及び第2の抵 抗-電圧変換部31a及び31bは、それぞれ、選択参照セル14rsの磁気抵抗素子2 5 rの抵抗値Rrefl (1st)及びRref2 (1st)を検出する。

(3) ステップS63

第2のセンスアンプ3の第1及び第2の記憶部32a及び32bは、それぞれ、抵抗値 Rrefl (1st) 及びRref2 (1st) を一時的に記憶する。

(4) ステップS64

選択参照セル14rsについて、書き込み動作(第1のトグル動作)を行う。書き込み 動作(トグル動作)ついては、図18~図20の説明に記載の通りである。

(5) ステップS65

選択参照セル14rsについて、第2のセンスアンプ3の第1及び第2の抵抗ー電圧変 換部31a及び31bは、それぞれ、再び、読み出し動作(第2のセンス動作)を行う。 それにより、第2のセンスアンプ3の第1及び第2の抵抗-電圧変換部31a及び31b は、それぞれ、選択参照セル14rsの磁気抵抗素子25rの抵抗値Rref1(2nd 及びRref2(2nd)を検出する。

(6) ステップS66

第2のセンスアンプ3の第1の判定部33aは、抵抗値Rref1(1st)と抵抗値 Rref1(2nd)との大小関係を示す信号Q1を出力する。第2の判定部33bは、

抵抗値R r e f 2 (1 s t) と抵抗値R r e f 2 (2 n d) との大小関係を示す信号Q 2 を出力する。判定回路 4 8 a は、信号Q 1 と信号Q 2 とが一致するか否かを判定する。一致する場合(ステップS 6 6: y e s)、第1のトグル動作が正常に実行されているので、ステップS 6 8 へ進む。一致していない場合(ステップS 6 6: n o)、第1のトグル動作が正常に実行されていないので、ステップS 4 7 へ進む。

(7) ステップS67

第1のトグル動作が正常に実行されていないので、書き込み電流 Iw_L 及び書き込み電流 Iw_L 及び書き込み電流 Iw_L を所定の大きさだけ増加し、ステップ S 4 2 から再度実行する。

(8) ステップS68

第2のセンスアンプ3の判定回路48aは、Rref (1st) とRref (2nd) との大小関係 (=Rref1(1st) とRref1 (2nd) との大小関係=Rref2 (1st) とRref2 (2nd) との大小関係)を求める。すなわち、互いに一致している信号Q1と信号Q2とが、「0」か「1」かを判定する。

(9) ステップS69

低抵抗の場合を「0」、高抵抗の場合を「1」とすれば、Rref(1st) < Rref(2nd)であれば(ステップS68:yes)、読み出し結果(センス結果)は「0」である。すなわち、元々(ステップS64の書き込み動作より前)の選択参照セル 14rsのデータは「0」である。ただし、ステップS69時点では、選択参照セル 14rsのデータは「1」である。

(10) ステップS70

Rref (1st) > Rref (2nd) であれば(ステップS68:no)、読み出し結果(センス結果)は「1」である。すなわち、元々(ステップS64の書き込み動作より前)の選択参照セル14rsのデータは「1」である。ただし、ステップS70時点では、選択参照セル14rsのデータは「0」である。

(11) ステップS71

選択参照セル14rsについて、再び、書き込み動作(第2のトグル動作)を行う。書き込み動作(トグル動作)ついては、図18~図20の説明に記載の通りである。これにより、選択参照セル14rsのデータは、元々のデータに戻る。

[0097]

図9に示す第2のセンスアンプにおいて、図14の読み出し動作の場合、ステップS69又はステップS70の読み出しデータとして、判定回路48aのセンス結果DOUTを用いることができる。すなわち、このような第2のセンスアンプ3を用いることで、他のセルのデータと比較すること無く、トグルMRAMにおける参照セルのデータを読み出すことができる。

[0098]

以上、本発明の実施の形態を図面により詳述してきたが、具体的な構成は上記の実施の形態に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更を行うことも可能である。例えば、メモリセルの構成は図1で示したものに限られず、当業者にはよく知られた選択トランジスタを有しないクロスポイント型のメモリセルであっても良い。また、第2の実施の形態において、第1及び第2の抵抗一電圧変換回路は第2のセンス動作時においてオフセット電圧をそれぞれ加減しても良い。

【図面の簡単な説明】

[0099]

【図1】図1は、本発明のトグルMRAMの第1の実施の形態の構成を示すブロック図である。

【図2】図2は、本発明のトグルMRAMの第1の実施の形態の書き込み動作を示すフローチャートである。

【図3】図3は、第2のセンスアンプの構成を示す回路図である。

【図4】図4は、図2のフローチャートに対応するタイミングチャートを示す図である。

【図 5 】図 5 は、図 2 の動作における V r e f 、 V i 及び V 0 の関係を示すグラフである(初期状態「0」)。

【図 6 】図 6 は、図 2 の動作における V r e f 、 V i 及び V 0 の関係を示すグラフである(初期状態「 1 」)。

【図7】図7は、本発明のトグルMRAMの第1の実施の形態の読み出し動作を示すフローチャートである。

【図8】図8は、本発明のトグルMRAMの第2の実施の形態の構成を示すブロック図である。

【図9】図9は、本発明のトグルMRAMの第2の実施の形態の書き込み動作を示すフローチャートである。

【図10】図10は、第2のセンスアンプの構成を示す回路図である。

【図11】図11は、判定回路の真理値表を示す。

【図12】図12は、図10の動作におけるVref1 (1st)及びVref1 (2nd)の関係を示すグラフである。

【図13】図13は、図10の動作におけるVref2(1st)及びVref2(2nd)の関係を示すグラフである。

【図14】図14は、本発明のトグルMRAMの第2の実施の形態の読み出し動作を示すフローチャートである。

【図15】図15は、トグルMRAMに用いられる典型的な磁気抵抗素子の構造を示す断面図である。

【図16】図16は、トグルMRAMに用いられる典型的な磁気抵抗素子の構造を示す断面図である。

【図17】図17は、第1の先行文献におけるメモリセルの平面レイアウトを示す上面図である。

【図18】図18は、トグル動作における書き込み電流 I_{WL} 及び書き込み電流 I_{BL} のタイミングを示すタイミングチャートである。

【図19】図19は、トグル動作における第1及び第2のフリー層磁化の方向の変化を示す図である。

【図20】図20は、トグル動作における第1及び第2のフリー層磁化の方向の変化を示す図である。

【図21】図21は、書き込み電流 I_{WL} 及び書き込み電流 I_{BL} とトグルされるメモリセル(磁気抵抗素子)との関係を示すグラフである。


【符号の説明】

[0100]


- 1 コントローラ
- 2 第1のセンスアンプ
- 3 第2のセンスアンプ
- 4 第1の書き込み電流源
- 5 第2の書き込み電流源
- 6 Yデコーダ
- 7 Y終端回路
- 8 Xデコーダ
- 9 X終端回路
- 10 メモリアレイ
- 11 ユーザエリア
- 12 参照セルカラム
- 14 メモリセル
- 14r 参照セル
- 21 ビット線
- 21r 参照ビット線


```
2 3
    書き込みワード線
    読み出しワード線
2 4
25、25r 磁気抵抗素子
        MOSトランジスタ
26, 26 r
     抵抗一電圧変換部
3 1
      第1の抵抗ー電圧変換部
3 1 a
      第2の抵抗-電圧変換部
3 1 b
3 2
     記憶部
3 2 a 第 1 の記憶部
3 2 b
     第2の記憶部
     判定部
3 3
33a 第1の判定部
33b 第2の判定部
              トランジスタ
41, 41a, 41b
42, 42a, 42b
               負荷
4343a、 第1のスイッチ
43b 第3のスイッチ
 44、44a、44b キャパシタ
 45、45a 第2のスイッチ
45b 第4のスイッチ
46、46a、46b インバータ
 47, 47a, 47b
              ラッチ回路
     排他的論理和ゲート
4 8
     判定回路
48 a
     第2の配線
1 0 1
1 0 2
     第2のフリー層
     非磁性金属層
1 0 3
     第1のフリー層
1 0 4
     トンネル層
1 0 5
     リファレンス層
1 0 6
     非磁性金属層
1 0 7
     ピン層
1 0 8
1 0 9
     反強磁性層
     第1の配線
1 1 0
1 2 1
     ビット線
     書き込みワード線
1 2 3
     磁気抵抗素子
1 2 5
```

【書類名】図面【図1】




【図2】







【図4】





【図5】






【図6】







【図7】




【図8】



【図9】






21r;参照ビット線


【図11】

ID	参照情報	Q1	Q2	DOUT	TG2EN	TGERR
1	0	0	0	0	1	0
2	0	0	1	Х	0	1
3	0	1	0	Χ	0	1
4	0	1	1	1	0	0
5	1	0	0	0	0	0
6	1	0	1	Х	0	1
7	1	1	0	Х	0	1
8	1	1	1	1	1	0


【図12】




【図13】




[図14]




【図15】




【図16】



【図17】




【図18】



【図19】



第1のフリー層磁化




第2のフリー層磁化


【図20】



第2のフリー層磁化



【図21】





【書類名】要約書

【要約】

【課題】トグルMRAMにおいて、参照セルに対して高い信頼性で情報の読み出し及び書き込みをすることを可能とする。

【解決手段】

第1配線23と第2配線21+21rとメモリセル14+14rと第2センスアンプ3と第1センスアンプ2とを備えるMRAMを用いる。第1及び第2配線23、21+21rは、第1及び第2方向に延伸する。メモリセル14+14rは、第1配線23と第2配線21+21rとが交差する位置に対応して設けられる。第2センスアンプ3は、参照配線21rに対応して設けられた参照セル14rからの出力に基づいて、参照セル14rの状態を検出する。第1センスアンプ2は、メモリセル14及び参照セル14rからの出力に基づいて、当該メモリセル14の状態を検出する。メモリセル14+14rは、積層フリー層を有する磁気抵抗素子含む。磁気抵抗素子は、磁化容易軸方向が第1及び第2の方向X、Yとは異なる。

【選択図】 図1



特願2004-061595

出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月29日 新規登録 東京都港区芝五丁目7番1号 日本電気株式会社